Главная
Каталог
Библиотека
Избранное
Порталы
Библиотеки вузов
Отзывы
Новости
 
12+
 
Предварительный просмотр документа

Микропроцессорные средства: Монография

Автор/создатель: Глинкин Е.И., Герасимов Б.И.
Год: 2007 
Рассмотрены технология проектирования интегральных схем в комбинаторной, релейной и матричной логике, разработки на их основе микротренажеров и микропроцессорных средств. Приведены примеры внедрения в приборостроение программируемых микрокалькуляторов. Описаны практические решения математического моделирования, аппаратные и программные средства, метрологическое обеспечение микропроцессорных приборов. Монография предназначена для широкого круга инженерно-технических работников, занятых в области измерительной техники.
Показать полное описание документа
РЕЙТИНГ

Оценка пользователей: 5.0
Количество голосов: 3
Оцените ресурс:
5 4 3 2 1

ОТЗЫВЫ


Популярные ресурсы по теме

Приведенный ниже текст получен путем автоматического извлечения из оригинального PDF-документа и предназначен для предварительного просмотра. Изображения (картинки, формулы, графики) отсутствуют.
X 3 = CD0 D1D2 ; X 7 = C D0 D1D2 . X 4 = FD0 D1 D2 . Сравнивая полученные выражения со структурной формулой, полученной выше для этого канала, отмечаем их тожде- ственность, что подтверждает правильность построения временных диаграмм. Как видно из построения, проектирование мультиплексора несколько отличается от конструирования дешифратора, что связано с применением векторной таблицы мультиплексора. Проектирование мультиплексора более компактно и наглядно, более просто и оперативно. Таким образом, метод аналогии позволяет проектировать пространственные и временные функциональные цифровые преобразователи сигнала как комбинационного, так и последовательностного типов. В отличие от булевых преобразований метод аналогии прост и удобен, позволяет оперировать с многомерными координатами, универсален и гибок к различным формам представления функций. Проектирование СИС включает два основных способа: дешифраторный и мультиплексор- ный, целесообразные соответственно для пространственных и временных функциональных преобразователей сигнала. Пер- вый способ уступает второму, который более рационален и экономичен. Примеры реализации СИС по методу аналогии при- ведены в [16, 20]. Глава 3 МИКРОПРОЦЕССОРНЫЕ СРЕДСТВА Упорядочение интегральных схем, согласно информационной концепции, приводит к созданию микропроцессорных средств и их совершенствованию по гибкости и универсальности. Проследим динамику развития программно-управляемых средств на различных иерархических уровнях от микротренажеров и микроконтроллеров до систем и сетей. Учитывая мно- гогранность микропроцессорных средств, проследим становление архитектуры, математического и метрологического обес- печения. Анализ аппаратных и программных средств проведем на уровне структурных схем, предполагая, что по методу аналогии несложно смоделировать решения на более низких иерархических уровнях. Архитектура микропроцессорных средств во многом определяется математическим и метрологическим обеспечением. Математическое обеспечение позволяет по физическому процессу смоделировать математическое поле и найти алгоритм определения качественных характеристик состава и свойств веществ. Алгоритм задают в соответствии с системой уравне- ний, получаемых из математической модели с помощью способов качественного анализа. Алгоритм реализуется архитекту- рой микропроцессорных средств, а точность и достоверность результатов достигаются метрологическими средствами. К метрологическим средствам относятся алгоритмы измерения и нормировки, управления и регулирования, коррекции и ка- либровки, поверки и диагностики исследуемых свойств веществ по отношению к эталонным образцам с известными харак- теристиками. Для организации микропроцессорных сетей коллективного пользования исследуются способы обмена, хранения и ото- бражения информации. При этом анализируется архитектура как сети, так и интерфейсов ввода-вывода и памяти. Ниже на примере программно-управляемых портов рассмотрены периферийные микропроцессоры и адаптация архитектуры сети к учебному процессу в микрокалькуляторных классах. Но предварительно познакомимся с наиболее простым микропроцес- сорным средством – микротренажером. МИКРОТРЕНАЖЕРЫ Микротренажеры – вспомогательные микропроцессорные средства для индивидуального обучения математическому, программному и аппаратному обеспечению комбинаторных и матричных структур на различном иерархическом уровне. По уровню специализации микротренажеры можно разделить на три группы: логические, функциональные и универсальные. Логические микротренажеры реализуют цифровые средства на уровне логических преобразований и позволяют конст- руировать СИС на основе комбинаторных и матричных элементов. Для изучения аппаратно-управляемых преобразователей студенческим конструкторским бюро ТЕМП были разработаны микротренажеры программируемых логических матриц ТЕМП-002, интегральных схем ТЕМП-004 и релейной логики ТЕМП-005. Функциональные микротренажеры предназначены для изучения функционально законченных блоков микропроцессорных средств. Программно-управляемые цифровые преобразователи конструируются на уровне СИС и БИС. Функциональные микротренажеры служат для наглядного представления принципов работы микропроцессоров и интерфейсов. Для изучения программно-управляемых преобразователей на кафедре "Автоматизированные системы и приборы" (АСП) ТГТУ разработа- ны микротренажеры интерфейсов ввода-вывода (ИВВ) позиционного типа ТЕМП-003 и матричного типа ТЕМП-013, микро- процессоров К580, К589. Универсальные микротренажеры являются программно-управляемыми мнемостендами со сменными мнемосхемами и программами к ним. Они предназначены для анализа алгоритмов, программ, состояний и схем объектов и процессов на раз- личных иерархических уровнях в пространственных, временных и функциональных координатах. Универсальные микротре- нажеры позволяют изучать комбинаторные и матричные схемы на базе релейных, полупроводниковых и интегральных схем малой, средней и большой степени интеграции. Например, для изучения архитектуры микропроцессоров разработаны мне- мосхемы и программы число-импульсного микропроцессора К145, кодоимпульсных микропроцессоров с программным (К580) и микропрограммным (К1804) управлением. Студентами разработаны и внедрены в учебный процесс микротренаже- ры мнемосхем ТЕРМИС-М100, ТЕМП-001 и ТЕМП-011. ЛОГИЧЕСКИЕ МИКРОТРЕНАЖЕРЫ Логические микротренажеры предназначены для практических занятий при изучении булевой алгебры и моделирования схем на комбинаторной и матричной логике комбинационного и последовательностного типов. Микротренажер релейной логики ТЕМП-005 выполнен на 16 электромеханических реле РЭС49, расположенных в виде матрицы 4 × 4. Конструктивно корпуса реле закреплены под фальшпанелью корпуса микротренажера, а выводы обмоток катушек и групп контактов соединены с розетками, выведенными на лицевую панель ij-го сектора матрицы. Секторы матриц выполнены в виде прямоугольных аппликаций с графическим отображением обмотки реле и группы контактов. Аппликации размещены в виде матрицы 4 × 4, представляющей собой мнемосхему микротренажера. Для повышения наглядности каж- дый сектор снабжен двумя светодиодами, имитирующими включение катушки реле и переключение группы контактов. До- полнительно каждая строка содержит индикатор-нагрузку в виде светодиода, расположенного с правой стороны. В верхней части мнемосхемы закреплены гнезда контактов с положительным напряжением +Е, а в нижней части – розетки с отрица- тельным напряжением. Коммутация логических схем осуществляется проводниками со штекерами на концах. Штекеры и розетки выполнены из контактных разъемов РГШМ. Микротренажер ТЕМП-005 содержит 36 светодиодов, 16 реле с двумя группами контактов (напряжение питания реле 5 В); источник питания 220 В, 50 Гц; габаритные размеры 420 × 250 × 120 мм, масса 4 кг. Микротренажер интегральных схем ТЕМП-004 реализован на логических элементах малой и средней степеней инте- грации серии К133. Корпуса микросхем распаяны на печатном монтаже под фальшпанелью корпуса микротренажера, а вы- воды ножек соединены с гнездами, расположенными на лицевой панели, закрытой мнемосхемой. На мнемосхеме приведены графические обозначения элементов интегральных схем с индикацией на светодиодах всех входов и выходов. Стенд содер- жит четыре элемента 2И – НЕ, три элемента 3И – НЕ, два элемента 4И – НЕ, дешифратор N2 / N7 и 10 триггеров. Для синхро- низации схем использован тактовый генератор с частотой 1 Гц. Управление статическими входами возможно потенциалом логической единицы и нулем. Коды по статическим входам триггеров задаются тумблерами, а коммутация электронных схем осуществляется проводниками со штекерами. Для удобства сборки схем логические элементы размещены на мнемо- схеме в два ряда, а третий ряд состоит из триггеров. Выход дешифратора нагружен на семисегментный индикатор. Микро- тренажер ТЕМП-004 содержит 100 светодиодов, 10 микросхем; стабилизированное питание 5 В от сети 220 В, 50 Гц, габа- ритные размеры 420 × 250 × 120 мм, масса 2 кг. Микротренажер ТЕМП-002 представляет собой микротренажер программируемых логических матриц (ПЛМ), предна- значенный для изучения и наглядного представления архитектуры ПЛМ, обучения программному и аппаратному обеспече- нию СИС матричной логики комбинационного и последовательностного типов. Микротренажер ТЕМП-002 удобен при изу- чении булевой алгебры и моделировании схем в матричной логике, незаменим при обучении архитектуре диодных логиче- ских матриц, программируемых дешифраторов, логических матриц с программируемым полем, программируемых мультип- лексоров. Микротренажер наглядно отображает логическое преобразование кода в пространстве и времени, моделирует ос- новные узлы микропроцессора: арифметико-логическое устройство, цифровой компаратор, запоминающее устройство. Микротренажер ТЕМП-002 реализует кодоимпульсное преобразование информации по выбранной функции, заданной кодом операции, посредством аппаратного управления двухкоординатной логической матрицей. Входная информация, пред- ставленная восьмиразрядным двоичным кодом, умножается на векторы кода операции матрицы И / НЕ – И, ИЛИ и регист- рируется на выходе в восьмиразрядном двухпозиционном семисегментном коде. Состояние каждой ячейки логической мат- рицы индицируется соответствующим сегментом светодиодной матрицы. При конструировании логических схем комбина- ционного типа коммутируются штекерами только гнезда логической матрицы, а при организации последовательностных логических схем коммутируются также линии обратной связи, соединяющие четыре старших разряда матрицы умножения. Микротренажер (рис. 3.1, а) содержит: информационный регистр 6 входных переменных; первый матричный индикатор 1, реализующий светодиодную логическую матрицу И; последовательно включенные группы инверторов 2 и второй матрич- ный индикатор 3, составляющие светодиодную логическую матрицу НЕ – И; третий матричный индикатор 4, собранный по схеме светодиодной логической матрицы ИЛИ; информационный регистр 5 выходных данных. Разрядность информацион- ных регистров 5 и 6 определяется числом разрядов соответственно шины строк первого 7 и третьего 4 матричных индикато- ров. Матричный индикатор реализует светодиодную матрицу (рис. 3.1, б) двухкоординатного типа размерностью т × п, где п, т – соответственно разрядность строк и столбцов матрицы. Каждая матрица содержит т знаковых индикаторов по числу разрядов в столбце. Одноименные сегменты {a; h} зна- α α* ковых индикаторов {0; m} соединены с соответствую- 1 2 3 щими разрядами {0; n} шины строк матрицы через две n m группы коммутирующих гнезд аij , где {i}0 и { j}0 – i-я строка, j-й столбец светодиодной матрицы. Светодиоды γ матрицы организуют на ij-х сегментах знаковых инди- 6 5 4 β каторов {0; m} , причем сегменты выполняют функции δ катодов, а подложка индикаторов – функцию анодов а) светодиодов матричного индикатора. Второй 3 и третий 4 матричные индикаторы иден- 0 j m тичны первому индикатору 1 и соответственно имеют размерность m × n и т × l координат. Адресные входы 0 1 0 матриц образованы двумя группами коммутирующих гнезд с номерами α ij – для первой 1, α∗ij – для второй 3 α00 α0j α0m и β jk – третьей 4 светодиодных матриц. Адресные вхо- a ды регистров 5 и 6 в соответствии с индикаторами 1 и 4 f b обозначены 6, и fk (см. рис. 3.1, а). g Регистр 5 служит для хранения и вывода результа- e c тов с выхода шины строк матричного индикатора 4, а d h также для коммутации выходных данных на вход мик- α i0 αij αim ротренажера при организации обратной связи. Обрат- i i ная связь используется для создания и исследования последовательностных цифровых схем (триггеров, счетчиков, регистров и т.д.). При отсутствии обратной связи микротренажер позволяет изучать и систематизи- ровать комбинационные логические преобразователи αn0 αnj αnm (логические элементы, дешифраторы, мультиплексоры n n и т.п.). 0 j m Рис. 3.1. Структурные схемы: а – микротренажера ТЕМП-002; б – матричного индикатора б) Коммутация информации через регистр 5 осуще- n ствляется по адресной шине {γ k }0 при поступлении нулевого потенциала, в противном случае обратная связь отсутствует. n Код управления адресами позиционный. Аналогично управляется регистр 6 по адресной шине {δ i }0 ; при этом на его выходе формируется код n N= ∑ δi ai , i =0 n где δ i = {0; 1}; {ai }0 = a, b, ... , i , ..., n = {0; n}. Коммутация матричных индикаторов 1, 3 и 4 может быть электронной, электромеханической и механической. В пред- лагаемом микро-тренажере использована механическая коммутация как наиболее наглядная для развития моторной памяти. Коммутация адресных шин {α ij ; α ∗ij ; β jk } осуществляется замыканием пары разрядных гнезд с помощью штекеров. В ис- ходном состоянии коммутационные гнезда α ij , α∗ij , β jk разомкнуты, поэтому соединения между строками и столбцами мат- риц 1, 3, 4 отсутствуют. Так как аноды знаковых индикаторов матриц 1 и 3 подключены через резистор к положительному полюсу источника питания, то на выходах сj разрядов столбцов присутствуют положительные потенциалы. В матрице 4 n строки fk через резисторы объединены с корпусом, поэтому на выходах шины строк { f k }0 поддерживается нулевой потен- циал и в разрядах индикатора (на схеме не показан) микротренажера индицируются нули. Микротренажер позволяет синтезировать матричные схемы в соответствии с алгоритмом работы ПЛМ (см. [12, с. 150]): m n ∗ fk = ∑ β jk ∏ ( αij Ai + αij ) ( α∗ A j + αij ) , ij (3.1) j =0 i =1 где Ai = δi α i – информация в i-м разряде регистра 6. Реализовать схему на микротренажере можно по структурной формуле, временной диаграмме или таблице в соответст- вии с логической задачей. Как следует из выражения (3.1), можно синтезировать необходимую функцию заданием адреса { } α ij ; α * ; βik в матрицах 1, 3, 4. Адреса задают с помощью штекеров, замыкая соответствующие гнезда матриц, конструк- ij тивно оформленных в виде коммутационных колодок размерностью т × п для блоков 1 и 3, а также l × т для блока 4. Обучаемый собирает схему (например, по таблице истинности), замыкая штекеры в соответствии со следующими мнемо- ническими правилами: − в матрице И блока 1 штекеры устанавливают по адресам αij , соответствующим значениям логической единицы; − в матрице НЕ – И блоков 2, 3 штекеры фиксируются по адресам α∗ со значениями логического нуля; ij − в матрице ИЛИ блока 4 штекерами коммутируются адреса β jk , соответствующие лишь значениям логической еди- ницы. Матрицам И, НЕ – И сопоставляют таблицу входных переменных { Ai }n , а матрице ИЛИ соответствует таблица выход- ных значений { f k }l0 . Рассмотрим программирование микротренажера на примере исключающего ИЛИ, структурная формула которого имеет вид: ca = b = a ⊕ b = a b + a b ;   ca > b = a b ; (3.2)  ca < b = a b.  Таблица истинности приведена на рис. 3.2, а. Переменным { A0 ; A1} поставлены в соответствие строки {a; b; a; b} мат- риц И и НЕ – И, выходные данные коммутируются на разряды { f 0 ; f1 ; f 2 } матрицы ИЛИ. По таблице истинности построена схема матрицы (рис. 3.2, б). Единицы на входной таблице i × j (см. рис. 3.2, а) заменены точками на схеме. Значениям { A01 = A03 = A12 = A13 = 1} соответствуют координаты {a1 ; a3 ; b2 ; b3 } (см. рис. 3.2, б). Для инверсных значений { A00 = A02 = A10 = A11 = 0} (см. рис. 3.2, а) отмечены соединения с координатами {a 0 ; a 2 ; b 0 ; b1} (см. рис. 3.2, б). На рис. 3.2, в приведены коммутаци- онные колодки матриц И, НЕ – И, ИЛИ со штекерами, реализующие функцию (3.2) согласно схеме матрицы, представлен- ной на рис. 3.2, б. Координатам {a1 ; a3 ; b2 ; b3 } соответствуют адреса {α 01 ; α 03 ; α12 ; α13 } матрицы И блока 1 (см. рис. 3.1, а); координатам {a 0 ; a 2 ; b 0 ; b1} – адреса {α ∗ ; α ∗ ; α10 ; α11} матрицы НЕ – И блоков 2, 3. 00 02 ∗ ∗ a 0 1 2 3 i A0 A1 f0 f1 f2 j 0 0 0 1 0 0 b 1 1 0 0 1 0 f0 2 0 1 0 0 1 f1 3 1 1 1 0 0 f2 a) б) 0 1 2 3 0 1 2 3 0 1 2 3 a a f f b b f h h 0 1 2 3 0 1 2 3 0 1 2 3 в) Рис. 3.2. Реализация ПЛМ: а – таблица истинности; б – принципиальная схема; в – монтажная схема Значениям выходной таблицы (см. рис. 3.2, а) соответствуют координаты { f 00 ; f 30 ; f11 ; f 22 } схемы, представленной на рис. 3.2, б с той же индексацией, и адреса {β 00 ; β 30 ; β11 ; β 22 } матрицы ИЛИ блока 4 (см. рис. 3.1, а). Для приведенного примера выражение (3.1) имеет вид:  f 0 = β 00 α ∗ A0 α10 A1 + β 30 α 03 A0 α 3 A1 ; 00 ∗   ∗  f1 = β11 α 01 A0 α11 A1 ;  ∗  f 2 = β 22 α 02 A 0 α11 A1 .  Учитывая равенство указанных координат логической единице, находим:  f 0 = A0 A1 + A0 A1 ;    f1 = A0 A1 ;   f 2 = A 0 A1 ,  что соответствует минтермам таблицы истинности (см. рис. 3.2, а). При замене Аi = δi ai для δ i = 1 получаем:  f 0 = a b + a b;    f1 = a b; (3.3)   f2 = a b.  Выражения (3.3) и (3.2) идентичны, что подтверждает соответствие между структурной формулой (3.1) и схемой свето- диодной матрицы, реализованной на микротренажере (см. рис. 3.2, в). Обучаемый имеет возможность анализировать работу сконструированной на микротренажере ТЕМП-002 матричной схемы посредством задания значений входных переменных по таблице истинности. Реакцию схемы можно наблюдать по индикации сегментов знаковых индикаторов 1, 3 и 4 (см. рис. 3.1, а). Значению логической единицы соответствует светя- щийся сегмент, темные сегменты обозначают наличие логического нуля. Так как сегменты расположены согласно адресным входам матриц, обучаемый получает наглядную информацию о состоянии в межузловых соединениях программируемой матрицы для любых значений входных переменных. При появлении положительного потенциала на выходах { f k }0 в блоке n индикации микротренажера регистрируется логическая единица по соответствующим разрядам. Следует отметить, что гото- вые изделия (например, ПЛМ серии КМ 1556X118) не позволяют наглядно изучать структуру и микропрограммы ПЛМ вследствие высокой степени интеграции элементов на монолитной полупроводниковой подложке, поэтому промышленные образцы не пригодны для создания микротренажеров и обучения операторов архитектуре матричных структур. Таким образом, использование знаковых индикаторов для реализации функций и логических преобразований, в отличие от известных решений, позволяет изучать архитектуру матричных цифровых устройств на уровне микропрограммного управления. Высокая наглядность и простота обращения позволяют анализировать и синтезировать цифровые устройства матричной логики на уровне схем и микропрограмм. Диалоговый режим развивает моторную память оператора и позволяет понять сущность работы цифровых матричных схем. Способ программирования по аналогии, преобразования сигналов в кодоимпульсной форме, схема ПЛМ на основе све- тодиодной матрицы микротренажера ТЕМП-002 защищены авторскими свидетельствами СССР на изобретения: № 1083358, Б. И. 12, 1984; № 1105893, Б. И. 28, 1984, № 1265943, Б. И. 39, 1986; патентом РФ № 2102792, Б № 2, 1988. По сравнению с лучшими отечественными и зарубежными образцами микротренажер наглядно раскрывает внутрен- нюю структуру современных микропроцессорных средств благодаря оригинальному включению семисегментных светоди- одных матриц. Схема микротренажера отличается простотой вследствие использования светодиодных матриц в качестве логических вентилей и индикаторов состояния координатных полей матриц И, НЕ – И, ИЛИ. Программируемая логическая матрица микротренажера содержит память высокой емкости и гибкую структуру за счет применения оригинальной конст- рукции координатных полей. ТЕМП-002 удобен в эксплуатации как в процессе обучения, так и в научных исследованиях, как при коллективном пользовании, так и в индивидуальном обучении. В микротренажере ТЕМП-002 убедительно пред- ставлены преимущества матричной логики, современной технологии интегральных схем, перспективные способы програм- мирования по аналогии, новейшие способы векторного моделирования, наглядность и объективность в сочетании с мобиль- ностью и экономической эффективностью. ТЕМП-002 изготовлен на 30 светодиодных знаковых индикаторах АЛ304Г и коммутационных колодках КМ 4.487.002. Число сегментов в координатах матриц 192, на выходе ПЛМ – 64. Программная мощность: матрицы И – 8 × 8; НЕ – И – 8 × 8; ИЛИ – 8 × 8. Потребляемая мощность не более 5 Вт, стабилизированное питание 5 В от сети 220 В, 50 Гц, габаритные размеры 420 × 250 × 120 мм, масса 6 кг. ФУНКЦИОНАЛЬНЫЕ МИКРОТРЕНАЖЕРЫ Функциональные микротренажеры предназначены для практического обучения архитектуре микропроцессорных сбо- рок, комплектов, интерфейсов и периферийных блоков. ТЕМП-003 представляет собой микротренажер интерфейсов ввода-вывода (ИВВ) диалогового типа и может быть ис- пользован как пульт приема-передачи цифровой информации. ТЕМП-003 предназначен для изучения архитектуры диалого- вых ИВВ линейного вида микропроцессорных средств, а также для обучения способам приема-передачи кодо- и число- импульсной информации телемеханических систем. Микротренажер позволяет наглядно демонстрировать мультиплексиро- вание и дешифрацию цифровой информации на всех этапах кодо- и число-импульсного преобразования, передачу сигналов по каналу связи приёмнику от передатчика по телефонному кабелю в число-импульсной форме и по шине в двоичном коде. В микротренажере реализован кольцевой опрос входных и выходных каналов с преобразованием информации из па- раллельного кода в последовательный, и обратно. Тактовые импульсы последовательно во времени увеличивают на единицу адрес опроса, управляющий работой мультиплексора и дешифратора. Инкрементация адреса осуществляется циклично, а синхронное переключение мультиплексора и дешифратора приводит к последовательному подключению во времени соот- ветствующих адресов входных ключей и выходных светодиодов. ТЕМП-003 демонстрирует функционирование ИВВ муль- типлексорного вида с линейной позиционной клавиатурой и индикацией в ручном и динамическом режимах. В статическом режиме по адресу в двоичном коде демонстрируется передача сигнала в параллельном двоичном коде с представлением вы- ходного сигнала в единичный код посредством число-импульсного преобразования в процессе кодирования и декодирования информации. 2 Микротренажер ТЕМП-003 (рис. 3.3, а) состоит из клавиатуры К1 адреса {ai }0 , счетчиков Сч1 и Сч2 адреса, линейной {d j }7 контактуры К2, мультиплексоров Ml и М2, генератора импульсов ГИ и формирователя импульсов ФИ, линейной ин- 0 дикации на светодиодах {xk }7 , магистрали с ключом КЗ и дешифратора Д1. 0 Мультиплексор Ml служит для коммутации в магистраль одного из восьми каналов контактуры К2 в зависимости от ад- реса на его входе. Дешифратор Д1 в соответствии с кодом формируемого сигнала на адресном входе декодирует сигнал в магистрали на один из восьми входов приёмника. Мультиплексор Ml и дешифратор Д1 соединены так, что если с выхода мультиплексора поступает единица, то на соответствующем выходе дешифратора появляется нулевой потенциал. Сканиро- вание дешифратора и мультиплексора обеспечивают два счетчика Сч1 и Сч2, которые работают в синхронном режиме. Мультиплексор М2 необходим для коммутации сигналов ГИ и ФИ с помощью кнопочного выключателя К, задания статиче- ского и динамического режимов. Кнопочный выключатель служит для синхронизации ИВВ через ФИ в ручном режиме. В статическом режиме К замкнут, счетчики Сч1 и Сч2 переводятся в режим предварительной записи. В этом режиме по адресу a 2 ∈ A0 с клавиатуры К1 передается сигнал в параллельном коде N2 на выходы Q0 счетчиков Сч. j 2 2 С помощью мультиплексора М2 на входы счетчиков в ручном ре- жиме (ключ К разомкнут) коммутируются одиночные импульсы с ФИ, управляемого кнопочным выключателем К. В этом случае увеличение адреса на единицу происходит толь- ко после отжатая кнопки оператором. После поступления i-го импульса в счетчиках инкрементируется адрес Ai , при этом мультиплексор M1 соединяет i-й входной канал с магистралью К3. 0 С С Сч1 М1 Сч2 Д1 2 7 Q A2 Q0 X A2 0 0 Y K3 A0 D0 0 7 D0 a V V 7 8 а 7 0 ГИ а2 а0 ФИ d7 d0 X7 X0 2 а 7 0 М2 ТЕМП-003 К1 К2 Е Е К Е Е а) Рис. 3.3. Функциональные схемы микротренажеров: а – ТЕМП-003; б – ТЕМП-013 A ИП 0 7 A A A F G B F G B И F G B E C E C E C G D D D A G N7 N2/10 N2/10 N2/10 N2/10 N7 c СД Q d ДД А D ОЗУ Q D М Z d Д A N1/8 V G A A G N2/10 N2 N1/10 ФИ c СП Q b ДП Y0 c СА Q a ДA X Y7 F1 F ГИ F 1 0 9 , Сх F2 б) Рис. 3.3. Окончание Потенциалу логической единицы (нуля) i-го ключа клавиатуры, регистрируемому xi-м светодиодом, соответствует вы- сокий (низкий) потенциал на выходе мультиплексора M1, индицируемый светодиодами, включенными в магистраль. Одно- временно на Xi-м выходе дешифратора в соответствии с адресом формируется потенциал логического нуля. В этом случае инициализируется xi-й светодиод приемника. Если на выходе мультиплексора M1 единичный потенциал (передатчик включен), то хi-й светодиод включается. При нулевом потенциале (ключи К2 разомкнуты) в магистрали ток через диод хi не протекает и индикации нет. Другие светодио- 7 ды отключены, так как на их катодах присутствует высокий потенциал, поступающий с выходов X 0 дешифратора, что соот- ветствует инверсному включению светодиодов. Ручной режим позволяет фиксировать во времени ti-й такт функционирования ИВВ и наглядно демонстрировать работу устройства. В динамическом режиме через мультиплексор М2 подключается генератор ГИ. При разомкнутом ключе К счетчики на- ходятся в режиме последовательного преобразования импульсов и переключаются с частотой 1 кГц. Каждый импульс уве- личивает на единицу адрес, управляющий работой мультиплексора M1 и дешифратора Д1. Инкрементация адреса осуществ- ляется циклично, а синхронное переключение дешифратора и мультиплексора M1 приводит к последовательному подклю- чению во времени соответствующих адресу входных ключей К2 и выходных светодиодов хi . Кольцевой опрос входных и выходных каналов позволяет преобразовывать информацию из параллельного кода в последовательный, и обратно. Микротренажер ТЕМП-003 отличают простота и наглядность представления архитектуры диалоговых ИВВ и способов преобразования цифровой информации за счет реализации динамической клавиатуры и информации линейного вида с то- чечным представлением информации. Низкая стоимость и высокий дизайн обеспечены в ТЕМП-003 широкодоступными микросхемами серийного производства и выполнением мнемосхемы с помощью цветной аппликации. Применение сменных мнемосхем функциональной схемы ИВВ и структурной схемы приемо-передатчика позволяет использовать микротренажер для изучения микропроцессорных средств и телемеханических систем. ТЕМП-003 реализован на микросхемах сер. К133, светодиодах АЛ307; потребляемая мощность не более 0,5 Вт; напряже- ние питания 5 В от сети 220 В, 50 Гц; габаритные размеры 420 × 250 × 120 мм; масса не более 2 кг. Логическим продолжением по пути усложнения ИВВ является микротренажер ТЕМП-013. ТЕМП-013 представляет собой микротренажер диалогового интерфейса мультиплексорного типа с представлением ин- формации в семисег-ментном коде. ТЕМП-013 позволяет анализировать последовательность состояний всех функциональ- ных блоков ИВВ мультиплексорного типа. В микротренажере реализован мультиплексорный принцип опроса входных и выходных интерфейсов в соответствии с инкрементацией адреса по линейному закону. Тактовые импульсы последовательно во времени изменяют адрес опроса, управляющий каналами клавиатуры и индикации. Число с линейной клавиатуры вводится поразрядно в двоично-десятичном коде на семисегментный светодиодный индикатор в соответствии со знакоместом, определяемым адресом опроса. ТЕМП- 013 наглядно представляет динамический режим ИВВ мультиплексорного вида с линейной позиционной клавиатуры на се- мисегментную светодиодную матрицу. Микротренажер осуществляет быстрый и медленный ввод информации и ее реализа- цию в позиционном и семисегментном представлении состояний ключевых функциональных блоков. Микротренажер ТЕМП-013 (рис. 3.3, б) состоит из линейной клавиатуры 0, 9 счетчика адреса СА и дешифратора ДА, восьмидекадного семисегментного индикатора И. Индикатор и клавиатура непрерывно сканируются импульсами в позици- онно-десятичном коде N1 / 10 с выхода дешифратора ДА. Выбор знакоместа осуществляется формирователем импульсов ФИ, счетчиком позиции СП и дешифратором позиции ДП. Позиция набираемого на индикаторе числа формируется за счет сум- мирования СП импульсов, появляющихся при нажатии каждой клавиши клавиатуры 0, 9 . Вес i-й позиции числа набирается в счетчике данных СД в соответствии с номером нажатой клавиши. При этом ФИ генерирует импульс длительностью τi , в течение которого в счетчик СД поступают опорные импульсы Fj с генератора импульсов ГИ. Вес позиции преобразуется де- шифратором данных ДЦ в семисегментный код N7 и индицируется на индикаторе позиций ИП. Одновременно в двоично- десятичном коде N 2 /10 вес записывается в ОЗУ по адресу i-й позиции. Выборка информации из ОЗУ на цифровой индикатор осуществляется через мультиплексор М и дешифратор Д посредством сканирования адресных входов мультиплексора М линейно изменяющимся кодом N 2 /10 счетчика СА. Мультиплексор М коммутирует последовательно во времени за один цикл сканирования i знакомест цифрового индикатора. Каждое знакоместо выполнено по сегментной структуре, причем од- ноименные сегменты индикаторов соединены параллельно. Выводы сегментов поразрядно подключены к выходу дешифра- тора Д, а выходы анодов знакомест – к выходам дешифратора ДА. На семисегментном индикаторе последовательно во вре- мени индицируется вес числа i-й позиции, i = 0, 9 . Это удобно наблюдать при низкой частоте F1 = 1 Гц, когда позиции из- меняются с интервалом 1 с. При сканировании с частотой F2 = 1 кГц переключение позиций визуально не наблюдается, а воспринимается одновременная индикация всех знакомест. Переключение опорной частоты сканирования осуществляется клавишей F, а клавишей Сх обнуляются регистры ОЗУ и счетчик СД. ТЕМП-013 доступно и наглядно представляет архитектуру диалоговых ИВВ микропроцессорных средств благодаря ме- тодическому разделению интерфейса по функциональным признакам ввода, управления и вывода. Высокая информатив- ность и наглядность функционирования ИВВ, удобство и простота обслуживания микротренажеров обусловлены представ- лением архитектуры ИВВ доступной для восприятия мнемосхемой с индикацией вектора состояний основных функциональ- ных блоков. Микротренажер демонстрирует управление цифровым сигналом за счет деления преобразования информации с методической точки зрения в пространственных, временных и функциональных координатах. Экономическая эффективность определяется применением серийно выпускаемых микросхем широкого назначения. Высокая информативность и дизайн ТЕМП-013 обеспечиваются выполнением мнемосхемы и цветовой аппликацией. ТЕМП-013 реализован на микросхемах сер. К133, знаковых индикаторах AЛ305; потребляемая мощность 15 Вт; стаби- лизированное питание 5 В от сети 220 В, 50 Гц, габаритные размеры 420 × 250 × 120 мм; масса не более 4 кг. УНИВЕРСАЛЬНЫЕ МИКРОТРЕНАЖЕРЫ Универсальные микротренажеры предназначены для комплексного изучения аппаратных и программных средств, ма- тематического и физического моделирования объектов и процессов с помощью сменных мнемосхем и программ. Микротренажер мнемосхем ТЕРМИС-М100 имитирует функционирование микропроцессорных средств с помощью демонстрации статических и динамических режимов блоков, представленных мнемосхемой. Он выполнен на базе серийно выпускаемого микрокалькулятора "Электроника МК-64", аппаратно-управляемого порта вывода и светодиодной матрицы (СДМ) двухкоординатного типа. Микротренажер позволяет выводить на СДМ одну из 100 координат с индикацией в стати- ческом режиме через равные интервалы времени, определяемые таймером. Кроме демонстрационных задач микротренажер может быть использован для управления технологическими процессами. Принцип действия микротренажера поясняют структурная схема (рис. 3.4, а) и временная диаграмма (рис. 3.4, б). Перед началом работы в микрокалькулятор МК вводится программа, имитирующая функционирование исследуемого устройства, а на СДМ помещается соответствующая мнемосхема. В ячейку микрокалькулятора МК Р9 заносится код эксперимента, на- пример 21010003, позволяющий выводить информацию из реги- F1 {F1}1,,12 3 15 Пуск МК ФИ1 Д/3 1 F1/3 {F1}11 4 МК F1 {x,y} ФИ2 Д/2 N2/10 Пуск ЦПУ 2 3 4 FX {X} 1 РИ Рг1 МСХ N1/10 FY τ СДМ {Y } 10 × 10 Рг2 F1/3 ФИ3 МСY N1/10 a) F1 τ 4с Пуск ЦПУ Пуск C Рм2 Рг2 0010 0010 0100 0001 1000 0100 Рм 0010 1000 0100 0001 1000 Д/3 Д/2 Пуск 12345 67 89 10 11 12131415 12345 Т МК б) Рис. 3.4. Микротренажер ТЕРМИС-М100: а – структурная схема; б – временные диаграммы стра X через интерфейс К145 ИК1801 на выход {X; Y} калькулятора МК. Информация поступает тетрадами в двоично-десятичном коде (15 импульсов в одном машинном цикле). Сущность вывода информации в ТЕРМИС-М100 заключается в формировании четырех адресов по две декады из восьмиразрядной мантиссы числа регистра X, регистрируемого на индикаторе, последова- тельного циклического переноса текущего адреса через равные интервалы времени и его статическая индикация на двухко- ординатной СДМ в виде одной позиции. В каждом такте, определяемом таймером, через порт выводится один адрес, опре- деляемый последовательностью двоично-десятичных кодов из двух тетрад соответствующего знакоместа мантиссы. При нажатии клавиши "Пуск" микрокалькулятора МК начинается счет программы, которая в простейшем случае пред- ставляет собой чтение каких-либо чисел из регистров Pi (i = 0, 9) и отображение их на индикаторе. В момент включения кла- виши "Установка" микротренажер переключается в исходное состояние: на выходах 1 – 4 регистра Рг1 формируется комбинация {1; 0; 0; 0}, на выходах а – г регистра Рг2 комбинация {0; 1; 0; 0}, импульсы с частотой не поступают на делители Д/3 и Д/2 – схема находится в ожидании. Запуск программы осуществляется клавишей "Пуск" микрокалькулятора. После отработки программы калькулятор ге- нерирует импульс "Пуск ЦПУ" на выходе и первую тетраду информации (знак порядка), не регистрируемую СДМ тренаже- ра. Импульс "Пуск ЦПУ" переключает регистр Рг2 в состояние {0; 0; 1; 0} и запускает делитель Д/3 импульсами с частотой F1. Этот делитель отсчитывает три импульса 1, 2, 3, которые поступают на вход "Пуск МК" без отображения информации на мнемосхеме. Третьим импульсом делитель Д/3 блокируется и пропускает его через элемент ФИЗ на регистр Рг2, который переключается в состояние {0; 0; 0; 1}. Следующие импульсы с частотой F1 на работу делителя Д/3 не влияют. В это время включается дели- тель Д/2, управляющий выводом значащей информации. После сформирования при первом включении из импульсов часто- той F1 двух импульсов 4, 5, поступающих на распределитель импульсов РИ, делитель Д/2 блокируется до появления очеред- ного тактирующего импульса с формирователя ФИ2, работой которого управляет таймер с периодом Т = 4 с. После генерации трех пар импульсов 6 и 7, 8 и 9, 10 и 11 регистр Рг2 последним импульсом переключается в состояние {1; 0; 0; 0} и блокирует поступление импульсов на вход "Пуск МК". Каждая пара импульсов осуществляет вывод значащей информации по две декады в двоично-десятичном коде из регистров микрокалькулятора. Четыре последних импульса 12 – 15 формируются ФИ1 и служат для подготовки калькулятора к следующему циклу работы. Регистры Рг1 и Рг2 устанавлива- ются в исходное состояние. Импульсом 15 формируется сигнал "Пуск", вновь запускается программа, и цикл микротренаже- ра повторяется. Цифровая информация, получаемая с микрокалькулятора в последовательно-параллельной форме, преобразуется в ре- гистрах микросхем строк МСХ и столбцов MCY в параллельную. На выходах регистров отображается в двоично-десятичном коде пара чисел, указывающих строку X и столбец Y индицируемого светодиода матрицы. Этот код дешифратора микросхем МСХ и MCY преобразуется в позиционный десятичный код и выводится на двухкоординатную СДМ (см. рис. 3.7). Матрица мнемосхемы выполнена на поле светодиодов емкостью 10 × 10. Светодиоды включены через инверторы меж- ду выходами дешифраторов столбцов ДY и строк ДХ. Такое включение позволяет не использовать резисторы. Светодиод включается лишь в том случае, если на обоих выходах дешифраторов микросхем МСХ и MCY присутствуют логические единицы. Программное обеспечение микротренажера ТЕРМИС-М100 содержит три группы управляющих программ, которые от- личаются друг от друга типом используемой памяти. Оператору программно доступны стековая, регистровая и программная память, соответственно различают стековые, регистровые и алгоритмические программы. Программы с использованием стековой памяти отличаются предельной простотой и малым числом шагов. Однако это- му типу программ присущ и серьезный недостаток – невозможность изменять порядок вывода чисел, так как информация в кольцевом стеке микротренажера может перемещаться только в одну сторону, т.е. стековая программа может быть органи- зована только с последовательной выборкой координат. Объем записываемой информации – 28 координат (семь регистров по четыре двухзначных числа). Пример программы с использованием стековой памяти: Р2, ВП, 1, 0, F2, С/П, Р0, БП, Р0. В стек последовательно за- гружены числа: 10 21 22 23 (I); 24 25 26 36 (II); 46 56 55 54 (III); 53 52 51 40 (IV); 41 42 43 44 (V); 34 24 14 13 (VI); 12 11 10 10 (VII). Эта программа предназначена для иллюстрации фрагмента работы микропроцессорного средства с трехшинной архи- тектурой (рис. 3.5). Группы чисел I – IV показывают движение сигнала по адресной шине АШ из микропроцессора в ОЗУ, а V – VII – перемещение информации из ОЗУ в микропроцессор МП по информационной шине ИШ. Программа осуществляет последовательный сдвиг информации в стеке и вывод чисел на мнемосхему. Программы с использованием регистров отличаются от стековых большей гибкостью, так как последовательность чте- ния информации из регистров задается программой с произвольной выборкой координат. Примером программы этого типа может служить программа вывода на режим: F3, ВП, 1, 0, С/П, БП, Р0. В регистр Р3 микрокалькулятора записывают число 10203040. Программа организует вывод чисел 10, 20, 30, 40 на СДМ микротренажера. Первая цифра числа – это координата строки X, вторая – столбца Y. Программа осуществляет считывание числа, записанного в третьем регистре, после прочтения кода цифропечати ВП10 останавливается на команде С/П и организует вывод на мнемо- стенд координаты (одну из четырех). После этого происходит переход на первый шаг программы по команде безусловного перехода БП РО, и цикл повторяется. Описанным выше программам присущ недостаток – ограниченность запоминаемой и выводимой информации (28 координат у первого типа программ и 24 – у второго), т.е. при совмещении этих программ мак- симальное число выводимых координат 52. Наиболее универсальным и многочисленным типом программ являются программы алгоритмического типа, содержа- щие арифметические и логические операции, алгебраические и тригонометрические функции. Несмотря на большую трудо- емкость, которая обусловлена подбором координат и сложностью составления программ, алгоритмические программы по- зволяют максимально использовать возможности микротренажера.
Яндекс цитирования