Главная
Каталог
Библиотека
Избранное
Порталы
Библиотеки вузов
Отзывы
Новости
 
12+
 
Предварительный просмотр документа

Организация ЭВМ и систем. Однопроцессорные ЭВМ. Часть 2: Конспект лекций

Автор/создатель: Хмелевский И.В., Битюцкий В.П.
Год: 2005 
Настоящий конспект лекций продолжает материал, изложенный в первой части. Конспект посвящен изучению основ организации и функционирования ЭВМ в целом и ее отдельных узлов, взаимодействия ЭВМ и периферийных устройств, в том числе многопроцессорных систем, перспективных направлений в развитии вычислительной техники, приобретению опыта разработки простейших микропроцессорных устройств. Конспект предназначен для студентов всех форм обучения направления 230100 - Информатика и вычислительная техника. Подготовлено кафедрой "Автоматика и информационные технологии" УГТУ-УПИ.
Показать полное описание документа
РЕЙТИНГ

Оценка пользователей: 5.0
Количество голосов: 6
Оцените ресурс:
5 4 3 2 1

ОТЗЫВЫ


Популярные ресурсы по теме

Приведенный ниже текст получен путем автоматического извлечения из оригинального PDF-документа и предназначен для предварительного просмотра. Изображения (картинки, формулы, графики) отсутствуют.
крывающиеся интервалы времени. При этом адресные пространства ячеек памяти и регистров ППУ могут перекрываться. Основным недостатком такой структуры является большое число проводников общей магистрали и контактов модуля МП. • Изолированные шины (рис.7.2, б) Сходство процессов обмена процессор – память и процессор – регистры ППУ позволяет использовать в обоих случаях одни и те же проводники ША и ШД. Это приводит к структуре с изолированными шинами. Адресные пространства ячеек па- мяти и регистров ППУ, как и при использовании предыдущей структуры, могут пере- крываться, т.е. они изолированы. Для того чтобы занять шины для обмена с памя- тью, процессор выдает сигналы READ/WRITE, а для обмена с ПУ – INPUT/OUTPUT. По сравнению с предыдущей структурой число проводников ОМ (как и модуля МП) уменьшилось, но исчезла принципиальная возможность вести параллельный обмен с памятью и ПУ. • Изолированные шины и мультиплексирование ША и ШД (рис. 7.2, в) В этом случае ША и ШД совмещены. Вследствие этого передача адресов и данных идет в разные моменты времени. Адресные пространства ячеек памяти и ре- гистров ППУ изолированы. По сравнению с предыдущими структурами уменьшилось число проводников общей магистрали и выводов модуля МП, но адреса и данные могут передаваться только в неперекрывающиеся моменты времени. Это затрудняет возможность кон- вейеризации процесса выполнения команд и удлиняет цикл обмена процессор – па- мять. • Общие шины (рис. 7.2, г) В данном случае команды ввода/вывода (INPUT/OUTPUT) вообще исключены, что упрощает структуру модуля МП и общей магистрали, хотя количество проводни- ков примерно соответствует структуре с изолированными шинами. Ячейки памяти и регистры ППУ лежат в общем адресном пространстве, и для обращения к ним ис- пользуются одни и те же команды. В ряде случаев это является преимуществом, однако при возникновении опре- деленных сбоев в работе ПУ и их некорректной обработки со стороны операционной системы возможны "зависания" вычислительного процесса. • Общие шины и мультиплексирование ША и ШД (рис. 7.2, д) Недостатки и преимущества данной структуры по сравнению с предыдущей ("общие шины") аналогичны изложенным выше для структуры, приведенной на рис. 7.2, в. Современные МП, практически все, имеют команды ввода/вывода, т.е. дают возможность организовать структуру с изолированными шинами. При этом все они допускают обращение к регистрам ППУ как к ячейкам памяти, т.е. позволяют реали- зовать структуру с общими шинами. Следует отметить, что структура магистрали типа "общие шины" является весьма распространенной в реальных устройствах. Понятия "общая магистраль (ОМ)" и "общая шина (ОШ)" в литературе часто используются как синонимы, хотя со- гласно приведенной выше классификации ОШ является частным случаем структуры ОМ. Ниже, при изложении материала, понятия ОШ и ОМ также будут использоваться как синонимы, за исключением особо оговоренных случаев. Рассмотренные структуры ОМ во многом определяют внутреннюю структуру конкретной микроЭВМ. Однако структура микроЭВМ определяется также и множест- вом вопросов, связанных с формой представления информации и способами ее пе- редачи внутри микроЭВМ, алгоритмами взаимодействия отдельных модулей. 70 а К Шина адреса Шина адреса ввода/вывода п а ПРОЦЕС м Шина данных Шина данных ввода/вывода я СОР т Шина управления ввода/вывода и Шина упр-я К ППУ б Шина адреса ПРОЦЕС Шина данных СОР R/W Шина управления I/O К памяти К ППУ в Шина адреса/данных ПРОЦЕС СОР R/W Шина управления I/O К памяти К ППУ г Шина адреса ПРОЦЕС СОР Шина данных Шина управления К памяти К ППУ д Шина адреса/данных ПРОЦЕС СОР Шина управления К памяти К ППУ Рис. 7.2. Структуры микро-ЭВМ: а – с раздельными шинами; б – с изолированными шинами; в – с изолированными шинами и мультиплексированием шин адресов и данных; г – с общими шинами; д – с общими шинами и мультиплексированием шин адресов и данных 71 Для всесторонней характеристики структуры микроЭВМ используют весьма объемное понятие «системный интерфейс», включающее в себя все отмеченные выше вопросы. Системный интерфейс – это набор цепей, связывающих процессор с памятью и ППУ, алгоритмы передачи сигналов по этим цепям, их электрические и временные параметры, тип соединительных элементов, конструктивные решения и т. д. (т.е. это комплекс аппаратно-программных средств). Таким образом, ОМ является важной, но не единственной компонентой систем- ного интерфейса, определяющего структуру микроЭВМ в целом. Необходимо отметить, что в литературе редко используется термин «систем- ный интерфейс» при описании структуры ЭВМ. Обычно используются более корот- кие термины «шина» или «магистраль». Существует множество типов системных интерфейсов, разработанных для ЭВМ самых разных назначений. Количество только стандартных системных ин- терфейсов исчисляется десятками. Полное описание системного интерфейса даже одной, конкретной, ЭВМ далеко выходит за рамки настоящего курса. Между тем не- обходимо хотя бы коротко остановиться на другой важнейшей компоненте системно- го интерфейса – алгоритмах передачи сигналов по ОМ. Точнее, на основных прин- ципах построения этих алгоритмов, поскольку они также сильно влияют на внутрен- нюю структуру и общие характеристики микроЭВМ. Для этого необходимо прежде всего ввести понятие «цикл шины». Как уже отмечалось, в ЭВМ магистрально-модульной архитектуры наличие единого ресурса (магистрали) позволяет вести обмен между устройствами только в не перекрывающиеся моменты времени. Это означает, что в каждый момент време- ни существует только один канал связи между двумя устройствами, которые могут быть условно названы «передатчик» и «приемник». Возможны различные процедуры обмена по ОМ. Это запись в ОП, считывание из ОП, запись в регистры ППУ, считы- вание из регистров ППУ, прямой доступ к памяти, а также всевозможные модифика- ции указанных операций. Конкретный протокол, по которому ведется обмен между двумя устройствами ЭВМ, всегда соответствует типу выполняемой процедуры. При выполнении операций обмена УСОМ передатчика выставляет на линии магистрали подлежащую передаче информацию. УСОМ приемника, получив соответствующие управляющие сигналы, должен ее считать. Между моментом установки данных на линиях магистрали и их считыванием возникает некоторый временной интервал, ве- личина которого в общем случае может изменяться. Это обусловлено прежде всего особенностями алгоритма взаимодействия конкретных передатчика и приемника, а также тем, что помимо передачи собственно данных формируется ряд служебных управляющих сигналов, которые необходимы для реализации протокола обмена, причем их количество и номенклатура могут быть различны. Операции блоков УСОМ передатчика и приемника по реализации процедуры обмена могут, но не обязатель- но, синхронизироваться импульсными последовательностями от ГТИ или ГТИом (в дальнейшем – «синхроимпульсы магистрали»). Синхронизация операций обмена, если она присутствует, может осуществляться как фронтами, так и уровнями син- хроимпульсов магистрали. При выполнении различных процедур обмена между уст- ройствами микроЭВМ количество и номенклатура служебных операций, а следова- тельно, и интервалы времени между операциями установления данных на линиях ОМ и их считыванием могут существенно различаться. Тем более продолжительно- сти операций обмена различаются в микроЭВМ, использующих различные типы сис- темных интерфейсов. Цикл шины (магистрали) – это совокупность служебных операций блоков УСОМ передатчика и приемника, необходимых для реализации конкретной процеду- ры обмена по ОМ между двумя устройствами ЭВМ. 72 Для конкретной ОМ существуют различные циклы шины, которые носят соот- ветствующие названия по типам реализуемых процедур обмена. Это шинный цикл чтения регистра ППУ (порта), шинный цикл чтения ячейки памяти, шинный цикл за- писи в ячейку памяти и т. д. Длительность цикла шины (магистрали) – это интервал времени, необходи- мый для реализации конкретной однократной процедуры обмена по ОМ между дву- мя устройствами ЭВМ. При наличии синхронизации операций обмена этот интервал может измеряться количеством необходимых синхроимпульсов магистрали (количе- ством тактов шины). Как уже отмечалось, конкретные количество, номенклатура и последователь- ность выполнения служебных операций (структура цикла), а также их продолжитель- ность для разных процедур обмена могут существенно различаться. Между тем ос- новные принципы построения протоколов различных процедур обмена для конкрет- ной ОМ одинаковы. В общем случае выделяют 4 основных типа протоколов обмена (обычно говорят «типа циклов»), каждый из которых определяет тип ОМ используе- мой в конкретной ЭВМ и особенности ее внутренней структуры: - синхронный цикл (синхронные магистрали); - асинхронный цикл (асинхронные магистрали); - замкнутый цикл (замкнутые магистрали); - разомкнутый цикл (разомкнутые магистрали). Рассмотрим перечисленные варианты магистралей несколько подробнее, учи- тывая тот факт, что данная классификация характеризует принципы функциониро- вания ОМ в разных аспектах. Первые два пункта учитывают наличие синхронизации при выполнении операций обмена. Последние два – наличие информационной об- ратной связи между передатчиком и приемником. Это означает, что и синхронная, и асинхронная магистраль может быть как замкнутой, так и разомкнутой. • Синхронные магистрали Отличительной чертой магистралей этого типа является наличие строгой при- вязки всех операций по реализации цикла обмена к фронтам или уровням синхро- импульсов магистрали. Основным преимуществом синхронных магистралей является то, что они име- ют более простую логику управляющих устройств блоков УСОМ и обеспечивают наивысшую пропускную способность при обмене. Основным недостатком синхрон- ных магистралей является то, что они требуют комплексную синхронизацию блоков УСОМ, дополнительное оборудование и программное обеспечение, а также пример- но одинаковое быстродействие всех устройств магистрали. • Асинхронные магистрали Отличительной чертой магистралей этого типа является отсутствие какой-либо синхронизации операций по реализации цикла обмена, т.е. ГТИом отсутствует. Основным преимуществом асинхронных магистралей является то, что они об- ладают повышенной гибкостью и позволяют связывать в единую систему устройства ЭВМ, имеющие различное быстродействие. Это свойство оказывается очень важ- ным при построении открытых управляющих систем, например систем АСУ ТП. Ос- новной недостаток асинхронных магистралей в ограниченной пропускной способно- сти при обмене данными. Кроме того, возникает потребность в дополнительных ли- ниях для передачи управляющих сигналов в частности сигнала стробирования. Очень коротко поясним смысл термина «сигнал стробирования», или просто «строб». При передаче информации по параллельной магистрали всегда существует проблема, связанная с моментом ее считывания. Эта проблема является следстви- ем некоторой электрической асимметрии выходных каскадов УСОМ передатчика и линий ОМ, вызванной технологическими причинами. Указанная асимметрия приво- 73 дит к разбросу времени установления сигналов на различных линиях ОМ. На син- хронных магистралях эта проблема решается за счет введения некоторой задержки операции считывания относительно соответствующего синхроимпульса ОМ. На асинхронных магистралях момент считывания информации приемнику необходимо указывать специальным сигналом – стробом, который поступает из передатчика в приемник по отдельной линии с некоторой фиксированной задержкой относительно момента выставления данных на линиях ОМ. • Замкнутые магистрали Отличительной чертой магистралей этого типа является то, что между пере- датчиком и приемником существует обратная связь, суть которой состоит в следую- щем. Приемник, после считывания информации с линий ОМ обязан каким-либо сиг- налом (квитанцией) известить передатчик о завершении цикла обмена. Для переда- чи квитанции используют либо линии ШД, либо специально выделенные линии. При использовании корректирующих кодов квитанция может сообщить передатчику о возникшей ошибке. Существуют различные алгоритмы обмена по замкнутой магист- рали, однако в любом случае передатчик не начинает новый цикл обмена до полу- чения квитанции. При отсутствии квитанции в течение некоторого тайм-аута возни- кает прерывание, и управление передается операционной системе. Это позволяет предотвратить ошибки в системе, возникающие за счет сбоев в аппаратуре и внеш- них помех. Последнее особенно важно для аппаратуры промышленного применения, т.е. систем АСУ ТП. Основным преимуществом замкнутых магистралей является повышенная на- дежность обмена по ОМ, что существенно повышает надежность вычислительной системы в целом. Основным недостатком замкнутых магистралей является то, что они требуют дополнительное оборудование для формирования и передачи квитан- ции. Кроме того, несколько увеличивается время цикла обмена из-за тайм-аута при ожидании квитанции. • Разомкнутые магистрали Отличительной чертой магистралей этого типа является то, что между пере- датчиком и приемником не существует никакой обратной связи. Передатчик, выста- вив на линии ОМ подлежащую передаче информацию, больше «не заботится» о том, считана она приемником или нет. Предполагается, что информация обязатель- но считана приемником и возможна инициализация нового цикла обмена. Основным преимуществом разомкнутых магистралей является простота аппа- ратного и программного обеспечения ОМ, а следовательно, и меньшая стоимость. Кроме того, они имеют повышенную производительность при обмене. Основным не- достатком разомкнутых магистралей является повышенная вероятность ошибок в системе, возникающих за счет сбоев в аппаратуре и внешних помех. Это существен- но ограничивает область применений разомкнутых магистралей. Принимая во внимание изложенное, следует отметить, что рассматриваемая ниже микроЭВМ на процессоре КР580ВМ80 (см. п. 7.4) построена на простейшем варианте синхронной разомкнутой магистрали. Синхронизация всех устройств и опе- раций обмена по магистрали осуществляется от одного ГТИ. 7.2. ПРОМЕЖУТОЧНЫЙ ИНТЕРФЕЙС К процессору микроЭВМ обычно подключается достаточно много ПУ. Это кла- виатура, индикаторы, печатающие устройства, накопители, различные датчики и ис- полнительные устройства систем управления и т.д. ПУ свойственны различное бы- стродействие, различный набор управляющих сигналов, различные электрические параметры, т.е. их внутренний интерфейс (интерфейс ПУ), как правило, не совмес- 74 тим с системным интерфейсом микроЭВМ. Для сопряжения микроЭВМ с ПУ прихо- дится использовать промежуточный интерфейс, поддерживаемый с обеих сторон специальными адаптерами (ППУ), т.е. между системным интерфейсом микроЭВМ и внутренним интерфейсом ПУ вводится промежуточный интерфейс последователь- ной или параллельной передачи данных (рис. 7.3). В принципе, каждое ПУ может иметь свой промежуточный интерфейс. Однако для упрощения и унифицирования аппаратуры сопряжения целесообразно использовать единый стандартный проме- жуточный интерфейс. Используя один и тот же стандартный промежуточный ин- терфейс последовательной или параллельной передачи данных к микроЭВМ, можно подключать различные ПУ. Разнообразие ПУ и, прежде всего, их различное быстродействие (например, клавиатура и НМД) не позволяют в реальных микроЭВМ использовать только один тип промежуточного стандартного интерфейса. Между тем каждый из используемых в реальных микроЭВМ стандартных промежуточных интерфейсов позволяет под- ключать достаточно большие группы ПУ. МикроЭВМ Периферийное устройство Промежуточный Системный интерфейс Внутренний интерфейс интерфейс Адаптеры промежуточного интерфейса Контроллер ПУ (или ППУ) ППУ – приемопередающее устройство; ПУ – переферийное устройство Рис. 7.3. Включение промежуточного стандартного интерфейса При дальнейшем изложении материала под стандартными промежуточными интерфейсами будут пониматься только два типа интерфейсов, которые можно на- звать классическими – это последовательный интерфейс RS-232C и параллельный интерфейс CENTRONICS. Адаптеры указанных интерфейсов серийно выпускаются в виде БИС программируемых ППУ и могут использоваться с различными микропро- цессорными комплектами. Так, в первом отечественном микропроцессорном ком- плекте КР580 (прототипом является микропроцессорный комплект фирмы Intel I8080) присутствуют два типа программируемых ППУ – КР580ВВ51 (прототип I8251) и КР580ВВ55 (прототип I8255), являющиеся соответственно адаптерами последова- тельного и параллельного интерфейсов. (Более подробно принципы последователь- ной и параллельной передачи данных, а также указанные ППУ рассматриваются в п. 8). Аналогичные ППУ присутствуют и в современных микропроцессорных ком- плектах. Например, ППУ UPD71051C и UPD71055 фирмы NEC или микросхемы се- рий 8211 и 8250/1645/16550 и их модификации фирмы Intel. Наличие стандартного промежуточного интерфейса создает удобство в под- ключении различных ПУ к микроЭВМ. Однако этого недостаточно для ведения опе- раций обмена с конкретным ПУ. Для каждого ПУ необходима специальная програм- ма, которая, используя стандартный промежуточный интерфейс, будет вести обмен 75 с конкретным ПУ. Такие программы называют драйверами устройств. Обычно они входят в состав операционной системы. Таким образом, в системах ввода/вывода современных микроЭВМ можно вы- делить, как минимум два уровня сопряжения ПУ с процессором и памятью. На пер- вом уровне ППУ сопрягаются с процессором и памятью через системный интерфейс микроЭВМ, который комплексирует отдельные устройства микроЭВМ в единую вы- числительную систему. На втором уровне сопряжения ППУ микроЭВМ посредством шин связи соединяются с аналогичными ППУ соответствующих ПУ, т.е. реализуется стандартный последовательный или параллельный промежуточный интерфейс. Современные ПУ являются, как правило, сложными функциональными устрой- ствами, для управления которыми одних драйверов устройств оказывается недоста- точно. Драйверы могут оказаться недопустимо громоздкими и требовать больших вычислительных затрат со стороны центрального процессора. Кроме того, опера- тивность управления только через драйвер для быстродействующих ПУ может ока- заться недостаточной. В связи с этим в состав сложных ПУ всегда входят специаль- ные устройства управления, называемые контроллеры ПУ. Следует отметить, что понятие "контроллер ПУ" охватывает очень широкий круг устройств. Контроллеры современных ПУ, таких как видеосистемы, жесткие диски и т.п., представляют собой сложнейшие устройства, имеющие собственные процессо- ры и память, т.е. являются специализированными микроЭВМ с соответствующим программным обеспечением. В то же время контроллером ПУ может быть и доста- точно простое устройство, состоящее из нескольких логических схем. В ряде случа- ев контроллер ПУ может вообще отсутствовать. Тогда работой ПУ полностью управ- ляет драйвер устройства, а сигналы, поступающие через промежуточный интер- фейс, непосредственно воздействуют на узлы ПУ. Необходимо иметь в виду, что в функции контроллеров современных сложных ПУ входит не только организация опе- раций обмена с ядром ЭВМ, но и управление функционированием ПУ в целом, на- пример все действия, связанные с организацией системы физических записей на жестком диске. При наличии контроллера, что характерно для большинства современных ПУ, управляющие сигналы и данные, переданные по промежуточному интерфейсу от микроЭВМ, первоначально поступают в контроллер ПУ и подвергаются соответст- вующей обработке. Это обстоятельство отражено на схеме включения промежуточ- ного интерфейса (см. рис. 7.3), где адаптер промежуточного интерфейса является как бы частью контроллера ПУ. Передача данных и сигналов состояния от ПУ к мик- роЭВМ также происходит под управлением контроллера ПУ. Подсистемы ввода/вывода больших ЭВМ имеют гораздо более сложную, мно- гоуровневую иерархическую структуру интерфейсов, управляемую специализиро- ванными канальными процессорами. Подобные подсистемы обеспечивают обмен данными с множеством сложных устройств, таких как дисковые массивы, графиче- ские станции, серверы баз данных, другие ЭВМ, удаленные терминалы и т.п. Их описание выходит далеко за рамки настоящего раздела. При дальнейшем изложении материала предполагается простейший случай двухуровневой системы сопряжения ПУ и ядра микроЭВМ с использованием одного стандартного промежуточного интерфейса. 7.3. МП С ФИКСИРОВАННОЙ СИСТЕМОЙ КОМАНД В п. 3 уже рассматривались принципы функционирования элементарного гипо- тетического микропроцессора (термин "микропроцессор" и "процессор" далее ис- пользуются как синонимы). Между тем для изучения принципов функционирования даже простейшей микроЭВМ необходимо выбрать конкретный тип процессора с кон- кретной системой команд и управляющих сигналов. Примером простейшего универ- 76 сального процессора (т.е. процессора с универсальной системой команд) аккумуля- торного типа является I8080 (отечественный аналог КР580ВМ80А), выпущенный Intel в 1974 году. В этом же году на процессоре I8080 был спроектирован компьютер "Альтаир 8800", который некоторые эксперты называют первым персональным ком- пьютером в истории развития техники. Именно это поколение 8-разрядных МП (I8080, I8085, Z80 и др.) стало широко применяться в управляющих микроЭВМ, кон- троллерах АСУ ТП, микрокомпьютерах общего назначения и в учрежденческой дея- тельности, в основном для обработки текстов. Процессор I8080 имеет 8-разрядное АЛУ и УУ, выполненные на одном кристал- ле, содержащем около 5000 транзисторов. БИС МП имеет 40 выводов. Управляю- щее устройство выполнено на ПЛМ и недоступно пользователю, т.е. процессор име- ет фиксированную систему команд. Напряжение питания ±5 В и +12 В. МП имеет двухфазную синхронизацию (F1 и F2) при тактовой частоте до 2,5 МГц и следующие шины: • ША – 16-разрядная. Используется для адресации: - ОЗУ, ПЗУ (команды R/W) – 16 разрядов (адресное пространство состав- ляет 64 К); - ПУ (команды I/O) – 8 разрядов (256 адресов); • ШД – 8-разрядная, двунаправленная. Используется: - для приема операндов и команд от памяти и ПУ; - выдачи данных (результатов) в память и ПУ; • ШУ – отдельно не оформлена и имеет 10 линий, по которым передаются 4 входных и 6 выходных сигналов. Условное обозначение МП на схемах приведено на рис. 7.4. Рассмотрим коротко, без подробных пояснений, назначение управляющих сиг- налов, учитывая, что ряд входных и выходных сигналов образуют как бы пары, отве- чая за те или иные действия МП. Управление прерыванием INT – входной сигнал запроса прерываний от ПУ, воспринимаемый МП после выполнения текущей команды. Сигнал не воспринимается, если МП находится в ре- жиме захвата или запрещения прерывания. INTE – выходной сигнал разрешения прерывания. Этот сигнал отражает со- стояние внутреннего триггера "разрешение прерывания", который устанавливается только программно. Управление режимом ожидания READY – входной сигнал готовности, который сообщает о готовности устройст- ва вести обмен с МП. При его отсутствии МП переходит в состояние ожидания. По- зволяет синхронизировать работу МП и более медленной памяти или ПУ. Сигнал READY может задаваться как с ПУ, так и со вспомогательного таймера. В простей- ших устройствах этот вход не используется и подключается через сопротивление к источнику +5 В. WAIT – выходной сигнал ожидания, подтверждающий, что МП находится в режиме ожидания. Управление обменом информации HOLD (HLD) – входной сигнал захвата шин от ПУ. Переводит буферы (см.с.78) ША и ШД МП в состояние Z , т.е. МП отключается от шин. Это позволяет ПУ зани- мать магистраль для инициализации обмена HLDA – выходной сигнал подтверждения состояния захвата МП. 77 Управление чтением/записью DBIN – выходной сигнал приема. Указывает памяти и ПУ, что ШД находится в режиме приема информации в МП, т.е. в режиме чтения. WR – выходной сигнал выдачи. Используется для управления выдачей ин- формации из МП в память и ПУ (режим записи). Активным является WR = 0. Управление счетчиком команд CPU А0 25 10 D0 26 27 9 28 29 8 30 Шина данных Шина адреса 31 7 32 33 3 34 35 4 1 40 5 37 38 6 D7 39 А15 36 13 HOLD DBIN 17 12 RESET WR 18 синхронизации 23 READY INTE 16 Сигналы 14 INT SYNC 19 22 F1 HLDA 21 15 F2 WAIT 24 20 +5В +12В 28 11 -5В 2 Рис. 7.4. Условное обозначение МП КР580ВМ80 RESET – входной сигнал сброса. Устанавливает в 0 счетчик адреса команд. Синхронизация SYNC – выходной сигнал синхронизации. Указывает на начало каждого нового машинного цикла. F1, F2 – синхропоследовательности, определяющие такт работы МП. Задаются кварцованным генератором. Упрощенная функциональная схема МП изображена на рис. 7.5. На схеме изо- бражены только функциональные связи между основными узлами МП. Цепи переда- чи управляющих сигналов, порождающих соответствующие микрооперации в узлах МП, на рисунке отсутствуют. В скобках указана разрядность устройств МП. 7.3.1. РЕГИСТРЫ ДАННЫХ Для хранения участвующих в операции данных предусмотрены семь 8-раз- рядных регистров. РгА, называемый аккумулятором, предназначен для обмена ин- формацией с памятью и ПУ, т.е. его содержимое может быть выдано на ШД либо число с ШД записано в него. При выполнении арифметических, логических операций 78 и операций сдвига он служит источником операнда. В него же всегда помещается Внешняя ШД (ШД системного интерфейса) БД Внутренняя ШД МП РгА (8) БР2 (8) РгП (5) РгК (8) Мультиплексор W (8) Z (8) Схема B (8) C (8) РОН БР1 (8) ДшК (8) выбора D (8) АЛУ E (8) регист- H (8) L (8) (8) ров СДК SP (16) PC (16) PA (16) Устройство управления и синхронизация Упр. сч. к. Чтен./зап.Прерыв. Ожидание Обмен Синхрониз. БА RESET DBIN INT READY HLD F1 F2 WR INTE WAIT HLDA SYNC Внешняя ША (ША системного интерфейса) РгА – аккумулятор; БД – буфер данных; РгП – регистр признаков; БА – буфер адреса; БР1, БР2 – буферные регистры; SP – указатель стека; РгК – регистр команд; PC – счетчик адреса команд; ДшК – дешифратор команд; PA – регистр адреса; СДК – схема десятичной коррекции; РОН – регистр общего назначения; ША – шина адреса; АЛУ – арифметико-логическое устройство Рис. 7.5. Функциональная схема МП результат выполнения операций. Шесть других регистров называются B, C, D, E, H, L и образуют блок регистров общего назначения – РОН. Эти регистры программно доступны, и обращение к ним осуществляется посредством команд передачи данных. Причем обмен данными внутри МП (т.е. между РОН, АЛУ и аккумулятором) осуществляется по внутренней 8-разрядной шине через двунаправленный мультиплексор. РОН могут хранить как данные, так и адреса. Эти регистры можно использовать двояко – как одиночные восьмиразрядные регистры и как регистровые пары BC, DE, HL для хранения 16-разрядных двоичных чисел. Регистры БР1, БР2, W, Z используются как буферные и программно недоступны (т.е. их содержимое посредством команд пользователь изменять не может). Указатель стека SP служит для адресации стековой памяти и может хранить 16-разрядные адреса. Счетчик адреса команд PC предназначен для хранения 16-разрядного адреса команды, а точнее, адреса текущего байта команды, поскольку команды могут зани- 79
Яндекс цитирования