Единое окно доступа к образовательным ресурсам

Цифровая схемотехника: Методические указания к лабораторному практикуму

Голосов: 5

Лабораторный практикум состоит из 6 лабораторных работ по изучению принципов построения и функционирования логических элементов, устройств комбинационного и последовательностного типов и готовых интегральных микросхем малой и средней степени интеграции с использованием программы Electonics WorkBench (EWB). Каждая работа включает теоретическое изложение материала, методику выполнения, контрольные вопросы и задания. Методические указания предназначены для выполнения лабораторного практикума по дисциплине "Схемотехника" специальности 230101.

Приведенный ниже текст получен путем автоматического извлечения из оригинального PDF-документа и предназначен для предварительного просмотра.
Изображения (картинки, формулы, графики) отсутствуют.
         3.3 Лабораторная работа №3

     Цель работы: Исследование и синтез сумматоров.

     3.3.1 Арифметические сумматоры

     Арифметические сумматоры являются составной частью так называемых
арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они
используются также для формирования физического адреса ячеек памяти в МП с
сегментной организацией памяти. В программе EWB арифметические сумматоры
представлены в библиотеке Comb'I двумя базовыми устройствами, показанными
на рисунке 3.5: полусумматором и полным сумматором. Они имеют следующие
назначения выводов: А В – входы слагаемых, Σ – результат суммирования. Со –
выход переноса, Сi – вход переноса. Многоразрядный сумматор создается на базе
одного полусумматора и п полных сумматоров.




     Рисунок 3.5 - Схемы полусумматора и полного сумматора

     Для исследования внутренней структуры и логики функционирования
сумматоров как нельзя лучше подходит логический преобразователь. После
подключения полусумматора к преобразователю получаем таблицу истинности и
булево выражение. Сравнивая полученные данные с результатами исследования
базовых логических элементов в предыдущем разделе, приходим к выводу, что
при подключении вывода полусумматора к зажиму OUT преобразователя он
выполняет функции элемента - Исключающее ИЛИ. Подключив клемму OUT
преобразователя к выходу Со полусумматора и проделав аналогичные действия
приходим к выводу, что в таком включении полусумматор выполняет функции
элемента И.

     3.3.2 Контрольные вопросы и задания

     3.3.2.1 Чем отличается полусумматор от полного сумматора?
     3.3.2.2 Установите различия в булевых выражениях и графических
обозначениях логических элементов программы EWB от принятых в
отечественной научно-технической литературе.
     3.3.2.3 Синтезировать сумматор (на входе a и b; выход сумма). Нельзя
использовать XOR.
     3.3.2.4 Синтезировать полусумматор (на входе a и b; выход сумма и
перенос).
     3.3.2.5 Синтезировать полный сумматор (на входе a, b и перенос; выход
сумма и перенос).
     3.3.2.6 Синтезировать 4-разрядный параллельный сумматор с параллельным

                                                                          21


переносом. Предусмотреть вход переноса.
     3.3.2.7 Синтезировать 8-разрядный сумматор с групповым переносом
(группа 4 разряда).

     3.4 Лабораторная работа №4

     Цель работы: Изучить принципы работы основных типов триггеров.
Научиться синтезировать их и преобразовывать триггеры из одного типа в другой.

     3.4.1 Исследование триггеров и триггерных схем

      Триггерные схемы в программе EWB 4.1 представлены в библиотеке Seg’I
тремя типами триггеров RS, JK и D. Назначение выводов триггеров следующее.
Для всех триггеров выходы Q – прямой, Q` – инверсный.
      Для RS триггера R – установка триггера в 0, при сигнале 1 на этом входе
Q=0, Q`=1; S – установка в 1, при сигнале 1 на этом входе Q=1, Q'=0; комбинация
R=1, S=1 не изменяет состояния выходов и относится к запрещенным. Для JK-
триггера J,K – информационные входы, > – тактовый вход; вывод сверху –
асинхронная предустановка триггера в единичное состояние (Q=1) вне
зависимости от состояния сигналов на входах (функционально аналогичен входу
S RS-триггера); вывод внизу – асинхронная предустановка триггера в нулевое
состояние (так называемая очистка триггера, после которой Q`=1); наличие
кружочков на изображениях выводов обозначает, что активными являются
сигналы низкого уровня, а для тактового входа – что переключение триггера
производится не по переднему фронту тактового импульса, а по его срезу (так
чаще всего называют задний фронт импульса). Для D-триггера вход D –
информационный, состояние этого входа после подачи тактового импульса
запоминается триггером, т.е. при D=1 имеем Q=1, при D=0 Q=0.
      Для проведения исследования триггерных схем уже нельзя использовать
логический преобразователь, поскольку триггер является элементом памяти. Для
этого необходимо подключить к его входам генератора слова и светодиодные
индикаторы к выходам. Заметим, что тактовый вход триггера необходимо
соединить с выходом синхронизации генератора.
      Конечной задачей исследования является получение таблицы истинности,
являющейся одной из основных характеристик триггера. Получение ее
целесообразно проводить в следующем порядке:
      а) последовательно подать на входы предустановки триггера активные
сигналы высокого уровня (сигнал 1) и зафиксировать состояние выхода триггеров
для случая предустановки в 1 и 0, для проверки асинхронности этих входов
указанные операции повторить при различных состояниях сигналов на тактовом и
информационных входах. В дальнейшем на эти входы подавать только сигналы
логического нуля;
      б) подать на тактовый и информационные входы сигналы 0 и 1 в различных
комбинациях (на входах асинхронной предустановки при этом должны быть
сигналы логического нуля для всех комбинаций) и зафиксировать для каждой
комбинации состояние выходов триггера;
      в) на основании полученных результатов составить таблицу истинности.
22


     3.4.2 Контрольные вопросы и задания

      3.4.2.1. Какие типы триггеров Вы знаете, чем обусловлено их многообразие?
      3.4.2.2. Определите кодовые комбинации на выходе генератора слова для
исследования JK-триггера в соответствии с описанной методикой. Полученную
таблицу истинности сравните с таблицей истинности, вызываемой нажатием
клавиши помощи F1 после выделения на схеме триггера.
      3.4.2.3. Синтезировать триггеры RS,D,T, синхронный JK в базисе И-НЕ и в
базисе ИЛИ-НЕ. Для осуществления задержки использовать элемент "буфер". Для
всех триггеров обозначить входы и выход Q. (8-схем)
      3.4.2.4. Преобразовать JK триггер в триггеры RS,D,T. Взяв один из
триггеров RS,D,T, преобразовать его в любой из RS,D,T, кроме самого себя.
Использовать стандартные триггеры запрещается. На схеме обозначить входы и
выходы основного и полученного триггеров. (2-схемы)
      3.4.2.5. Синтезировать на логических элементах двухступенчатый RS
триггер. На схеме обозначить входы и выходы обоих триггеров.
      3.4.2.6. Синтезировать на логических элементах динамический D-тригер. На
схеме обозначить входные, выходные и промежуточные сигналы.
      3.4.2.7. Проверить работу всех триггеров.

     3.5 Лабораторная работа №5

     Цель работы: Анализ работы и синтез счетчиков и пересчетных устройств.

     3.5.1 Анализ работы счетчиков и пересчетных устройств

      Счетчиком называют устройство, сигналы на выходе которого отображают
число импульсов, поступивших на счетный вход. Счетчик, образованный
цепочкой из т триггеров, может подсчитать в двоичном коде 2m импульсов.
Каждый из триггеров такой цепочки называют разрядом счетчика. Число т
определяет количество разрядов двоичного числа, которое может быть записано в
счетчик. Число Ксч=2m называют коэффициентом (модулем) счета.
      Информация снимается с прямых и (или) инверсных выходов всех
триггеров. В паузах между входными импульсами триггеры сохраняют свои
состояния, т.е. счетчик запоминает число входных импульсов.
      Нулевое состояние всех триггеров принимается за нулевое состояние
счетчика в целом. Остальные состояния нумеруются по числу поступивших
входных импульсов, Когда число входных импульсов Nвх>Ксч происходит
переполнение, после чего счетчик возвращается в нулевое состояние и цикл
повторяется. Коэффициент счета, таким образом, характеризует число входных
импульсов, необходимое для выполнения одного цикла и возвращения в исходное
состояние. Число входных импульсов и состояние счетчика взаимно определены
только для первого цикла.
      После завершения каждого цикла на выходах последнего триггера
возникают перепады напряжения. Это определяет второе назначение счетчиков:
деление числа входных импульсов. Если входные сигналы периодичны и следуют
с частотой Fвх, то частота выходных сигналов равна:
                                                                            23


                                   Fвых = Fвх/Ксч.

       В этом случае коэффициент счета называется коэффициентом деления и
обозначается как Kдел .
       У счетчика в режиме деления используется выходной сигнал только
последнего триггера, промежуточные состояния остальных триггеров во
внимание не принимаются. Всякий счетчик может быть использован как делитель
частоты. Поэтому подобное устройство часто называют счетчиком-делителем.
Такие делители имеют целочисленный коэффициент деления. Однако элементная
база современной микроэлектроники позволяет создавать делители и с дробными
коэффициентами деления.
       Символом счетчиков на схемах служат буквы СТ (от англ. Counter–
счетчик), после символа проставляют число, характеризующее модуль счета
(например, 2 или 10–СТ2, СТ10).
       Основными эксплуатационными показателями счетчика являются емкость и
быстродействие. Емкость счетчика, численно равная коэффициенту счета, равна
числу импульсов за один цикл.
       Быстродействие счетчика определяется двумя параметрами: разрешающей
способностью Траз.сп и временем установки кода счетчика Туст. Под разрешающей
способностью подразумевают минимальное время между двумя входными
сигналами, в течение которого не возникают сбои в работе. Обратная величина
Fmax =1/ Траз.сп называется максимальной частотой счета. Время установки кода
Туст равно времени между моментом поступления входного сигнала и переходом
счетчика в новое устойчивое состояние. Эти параметры зависят от
быстродействия триггеров и способа их соединения между собой.
       Счетчики различаются числом и типами триггеров, способами связей между
ними, кодом, организацией счета и другими показателями. Цифровые счетчики
классифицируются по следующим параметрам:
       - коэффициент счета – двоичные (бинарные); двоично-десятичные
(декадные) или с другим основанием счета; с произвольным постоянным и
переменным (программируемым) коэффициентом счета;
       - направление счета – суммирующие, вычитающие и реверсивные;
       - способ организации внутренних связей – с последовательным,
параллельным или с комбинированным переносом, кольцевые.
       Классификационные признаки независимы и могут встречаться в разных
сочетаниях: например, суммирующие счетчики бывают как с последовательным,
так и с параллельным переносом, они могут иметь двоичный, десятичный и иной
коэффициенты счета.
       Введением дополнительных логических связей – обратных и прямых –
двоичные счетчики преобразуются в недвоичные. Наибольшее распространение
получили десятичные (декадные) счетчики, работающие с Ксч=10 в двоично-
десятичном коде (двоичный – по коду счета, десятичный – по числу состояний).
       Десятичные счетчики организуются из четырехразрядных двоичных
счетчиков.      Избыточные     шесть   состояний    исключаются      введением
дополнительных связей. Возможны два варианта построения схем: счет
циклически идет от 0000 до 1001 и исходным состоянием служит 0110B=6D; счет
происходит до 1111В=15D, (В, D – обозначения двоичного и десятичного чисел).
24


Первый вариант на практике применяется чаще.
      В суммирующем счетчике каждый входной импульс увеличивает на
единицу число, записанное в счетчик, при этом перенос информации из одного
разряда в другой, более старший, имеет место, когда происходит смена состояния
1 на 0.
      Вычитающий счетчик действует обратным образом: двоичное число,
хранящиеся в счетчике, с каждым поступающим импульсом уменьшается на
единицу. Переполнение вычитающего счетчика происходит после достижения им
нулевого состояния. Перенос из младшего разряда в старший здесь имеет место
при смене состояния младшего разряда с 0 на 1.
      Реверсивный счетчик может работать в качестве суммирующего и
вычитающего. Эти счетчики имеют дополнительные входы для задания
направления счета. Режим работы определяется управляющими сигналами на
этих входах. В программе EWB такие счетчики представлены ИМС 74163 и 74169
(К155ИЕ18, ИЕ17).
      Счетчики с последовательным переносом представляют собой цепочку
триггеров, в которой импульсы, подлежащие счету, поступают на вход первого
триггера, а сигнал переноса передается последовательно от одного разряда к
другому.
      Главное достоинство счетчиков с последовательным переносом – простота
схемы. Увеличение разрядности осуществляется подключением дополнительных
триггеров к выходу последнего триггера. Основной недостаток счетчиков с
последовательным переносом – сравнительно низкое быстродействие, поскольку
триггеры срабатывают последовательно, один за другим. Счетчики этого класса в
библиотеке EWB не представлены.
      Максимальная частота счета определяется режимом работы. Если
считывание состояния счетчика должно происходить после каждого входного
импульса, как это имеет место, например, при счете до заданного числа, то
максимальная частота равна:

                               Fmax=1/[(m-1)Тздп+Тср],

      где m – число разрядов;
          Тздп – задержка переключения одного триггера;
          Тcр – время срабатывания внешнего элемента или считывающей схемы.
      Счетчики с параллельным переносом состоят из синхронных триггеров.
Счетные импульсы подаются одновременно на все тактовые входы, а каждый из
триггеров цепочки служит по отношению к последующим только источником
информационных сигналов. Срабатывание триггеров параллельного счетчика
происходит синхронно, и задержка переключения всего счетчика равна задержке
одного триггера. В таких счетчиках используются JK- и D-триггеры. В схемном
отношении они сложнее счетчиков с последовательным переносом. Число
разрядов у этих счетчиков обычно невелико (4...6), поскольку с повышением
числа разрядов число внутренних логических связей быстро растет.
      Счетчики с параллельным переносом применяются в быстродействующих
устройствах. Они обладают более высокой помехоустойчивостью, так как в
паузах между импульсами триггеры счетчика блокированы. К их недостаткам
                                                                           25


следует отнести меньшую нагрузочную способность отдельных разрядов из-за
дополнительной нагрузки внутренними связями. Каскад, предшествующий
счетчику, должен иметь достаточную мощность, чтобы управлять входами
нескольких триггеров.
      Счетчики с параллельным переносом (их чаще называют синхронными) в
библиотеке EWB представлены счетчиками 74160, 74162, 74163 и 74169 (аналоги
– К155ИЕ9, ИЕ11, ИЕ18, ИЕ17 соответственно).
      В счетчике с параллельно-последовательным переносом триггеры
объединены в группы так, что отдельные группы образуют счетчики с
параллельным переносом, а группы соединяются последовательно. В роли групп
могут быть и готовые счетчики. Счетчики этого типа, как правило,
многоразрядные. Общий коэффициент счета равен произведению коэффициентов
счета всех групп. По быстродействию они занимают промежуточное положение.
      Счетчики-делители, оформленные как самостоятельные изделия, имеются в
составе многих серий микросхем. Номенклатуру счетчиков отличает большое
разнообразие. Многие из них обладают универсальными свойствами и позволяют
управлять коэффициентом и направлением счета, вводить до начала цикла
исходное число, прекращать счет по команде, наращивать число разрядов и т.п. С
помощью готовых счетчиков можно решить большинство практических задач,
возникающих перед разработчиком аппаратуры.
      В ряде случаев может возникнуть потребность в счетчиках с нетиповыми
характеристиками. Они создаются из отдельных триггеров и логических
элементов.
      Проектирование счетчика сводится к определению числа триггеров и
организации связей между ними и логическими элементами, а также вычислению
разрешающей способности счетчика (максимальной частоты счета).
      На первом шаге проектирования заданный коэффициент счета (деления)
преобразуется в двоичный код. Число разрядов двоичного числа показывает,
сколько триггеров должен иметь счетчик, а число единиц определяет число
входов логического элемента. Входы элемента подключаются к прямым выходам
Q тех триггеров, которые соответствуют единицам двоичного числа. Следует
только учитывать, что первый, входной триггер отображает младший разряд
числа. Выход логического элемента соединяется со входами установки нуля
(входы Е) всех триггеров, от которых сделаны отводы, а также тех, которые
непосредственно за ними следуют.
      Результаты проектирования применимы к триггерам разных видов логики,
однако реальные схемы при этом могут различаться в деталях. Поскольку
принудительная установка в нуль по R-входу у некоторых типов триггеров
осуществляется сигналами логического нуля (ТТЛ, ДТЛ), у других – сигналами
логической единицы (КМОП), в первом случае должен быть применен
логический элемент И-НЕ, во втором – И. Кроме того, в суммирующем счетчике
опрокидывание каждого последующего триггера должно происходить тогда,
когда сигнал на выходе предыдущего триггера изменяется от 1 к 0, поэтому важен
порядок соединения триггеров между собой. Если в счетчике применяются
триггеры с прямым управлением (по фронту 0 →1), их входы присоединяются к
инверсным выходам предыдущих. В случае триггеров с инверсным управлением

26


входы подключают к прямым выходам. Добавив к исходной схеме несколько
дополнительных элементов, можно расширить ее возможности – сделать счетчик
с самоостановом (одноразового действия) или обеспечить в режиме деления
кратковременный импульс на выходе последнего триггера.
       Счетчик ИЕ9 – полностью программируемый, поскольку на каждом из его
выходов можно установить требуемый логический уровень. Такая
предварительная установка происходит синхронно с перепадом тактового
импульса и не зависит от того, какой уровень присутствует на входах разрешения
счета СЕР (ENP) и СЕТ (ЕNТ). Напряжение низкого уровня, поступившее на вход
параллельной загрузки РЕ (LOAD'), останавливает счет и разрешает
подготовленным на входах D0...D3 (А, В, С, D) данным загрузиться в счетчик в
момент прихода следующего положительного перепада тактового импульса (от
низкого к высокому уровню или при переходе от 0 к 1).
       Сброс счетчика ИЕ9 – асинхронный. Если на общий вход сброса R
поступило напряжение низкого уровня, на выходах всех четырех триггеров
устанавливаются низкие уровни независимо от сигналов на входах С (СLК), РЕ,
СЕТ и СЕР. Внутренняя схема ускоренного переноса необходима для
синхронизации многодекадной цепи счетчиков ИЕ9. Специально для синхронного
каскадирования микросхема имеет два входа разрешения: СЕР (параллельный) и
СЕТ (вспомогательный, с условным названием "трюковый"), а также выход ТС
(RCD– окончание счета).
       Счетчик считает тактовые импульсы, если на обоих его входах СЕР и СЕТ
напряжение высокого уровня. Вход СЕТ последующего счетчика получает
разрешение счета в виде напряжения высокого уровня от выхода ТС предыдущего
счетчика. Длительность высоких уровней (сигнала логической 1) на выходе ТС
примерно соответствует длительности высокого уровня на выходе Q0
предыдущего счетчика.
       Для счетчиков ИЕ9 не допускаются перепады от высокого уровня к низкому
на входах СЕР и СЕТ, если на тактовом входе присутствует напряжение низкого
уровня. Нельзя подавать положительный перепад на вход РЕ, если на тактовом
входе присутствует напряжение низкого уровня, а на входах СЕР и СЕТ –
высокого (во время перепада или перед ним). Сигналы на входах СЕР и СЕТ
можно изменять, если на тактовом входе С присутствует напряжение низкого
уровня. Когда на входе РЕ появляется высокий уровень, а входы СЕ неактивны
(т.е. на СЕР и СЕТ – низкий уровень), то вместе с последующим положительным
перепадом тактового импульса на выходах Q0,..Q3 (QА, QВ, QС, QD) появится
код от входов D0...D3.
       Подавая сигналы высокого уровня на входы СЕТ и СЕР при низком уровне
сигнала на тактовом входе, получим на выходах наложение кодов загрузки и
внутреннего счета. Если при низком уровне тактового сигнала на входы СЕТ, СЕР
и РЕ поданы положительные перепады, нарастающие от низкого уровня к
высокому, тактовый перепад изменит код на выходах Q1…Q3 на последующий.
       При входных сигналах высокого уровня счетчик К155ИЕ9 (74160)
потребляет ток питания 94 мА, К555ИЕ9 (74LS160А) – 32 мА; если все выходные
сигналы имеют низкий уровень, то 101 и 32 мА соответственно. Максимальная
частота счета 25 МГц. Время распространения сигнала от входа С до выхода ТС
("Счет закончен") составляет 35 и 27 не, а время сброса (от входа R до выходов Q)
                                                                              27


38 и 28 нс для обычного исполнения и варианта Шотки.
      3.5.2 Контрольные вопросы и задания

     3.5.2.1 Что такое счетчик, какого типа они бывают?
     3.5.2.2 Как образом создаются счетчики с коэффициентом счета, не кратным
2?
      3.5.2.3 Что такое программируемый счетчик?
      3.5.2.4 Исследовать работы счетчиков К155ИЕ9, ИЕ11; К155ИЕ17,ИЕ18
      3.5.2.5 Синтезировать 4-разрядный суммирующий счетчик на JK-тригерах.
      3.5.2.6 Синтезировать 4-разрядный вычитающий счетчик на JK-тригерах.
      3.5.2.7 Синтезировать на D-тригерах 3-разрядный синхронный суммирую-
щий счетчик с логикой формирования переноса и входом разрешения счета.
Соединить 3 полученных счетчика для увеличения разрядности счета до 9.
      3.5.2.8 Синтезировать счетчик с изменяемым направлением счета. 3-разряд-
ный.
      3.5.2.9 Синтезировать 3-разрядный счетчик с предварительной установкой,
сбросом, логикой формирования переноса. Предусмотреть вход разрешения
(запрещения) работы счетчика. Счетчик в выключенном состоянии не должен
реагировать на сигналы синхроимпульса и загрузки.
      3.5.2.10 Синтезировать 4-разрядный счетчик, который при одном состоянии
управляющего сигнала считает от 0 до 9, а при другом по коду Грея. В отчете
показать полный синтез этого счетчика.

     3.6 Лабораторная работа №6

     Цель работы: Исследовать и синтезировать устройства хранения и
преобразования данных.

     3.6.1 Анализ функционирования регистров

      Основное назначение регистров – хранение и преобразование
многоразрядных двоичных чисел. Регистры наряду со счетчиками и
запоминающими устройствами являются наиболее распространенными
устройствами цифровой техники. При сравнительной простоте регистры
обладают большими функциональными возможностями. Они используются в
качестве управляющих и запоминающих устройств, генераторов и
преобразователей кодов, счетчиков, делителей частоты, узлов временной
задержки. Элементами структуры регистров являются синхронные триггеры D-
или JK-типа с динамическим или статическим управлением. Одиночный триггер
может запоминать (регистрировать) один разряд (бит) двоичной информации.
Такой триггер можно считать одноразрядным регистром. Занесение информации
в регистр называют операцией ввода или записи. Выдача информации к внешним
устройствам характеризует операцию вывода или считывания. Запись
информации в регистр не требует его предварительного обнуления.
      Понятие "весовой коэффициент" к разрядам регистра в отличие от счетчика
неприменимо, поскольку весовая зависимость между отдельными разрядами
целиком определяется записанной в регистр информацией. По этой причине на
28


условных изображениях регистров нумерация информационных входов и
выходов наносится подряд.
      Все регистры в зависимости от функциональных свойств подразделяются на
две категории – накопительные (регистры памяти, хранения) и сдвигающие. В
свою очередь, сдвигающие регистры делятся по способу ввода и вывода
информации на параллельные, последовательные и комбинированные
(параллельно-последовательные      и     последовательно-параллельные),       по
направлению передачи (сдвига) информации – на однонаправленные и
реверсивные.
      Наиболее простыми регистрами являются регистры памяти. Их назначение–
хранение двоичной информации небольшого объема в течение короткого
промежутка времени. Эти регистры представляют собой набор синхронных
триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись)
и вывод (считывание) информации производится параллельным кодом. Ввод
обеспечивается тактовым импульсом, с приходом очередного тактового импульса
записанная информация обновляется. Считывание производится в прямом или в
обратном коде (в последнем случае с инверсных выходов).
      Регистры хранения представляют собой наборы триггеров с независимыми
информационными входами и обычно общим тактовым входом. В таком качестве
используются синхронные триггеры, составленные из микросхем, содержащих в
одном корпусе несколько самостоятельных триггеров, например К155ТМ8
(74175), К155ТМ9 (74179) и другие, которые можно рассматривать как 4–6-
разрядные регистры памяти. Наращивание разрядности регистров памяти
достигается добавлением нужного числа триггеров, тактовые входы которых
подсоединяют к шине синхронизации.
      Вторым наиболее распространенным классом регистров являются регистры
сдвига, которые отличаются большим разнообразием как в функциональном
отношении, так и в отношении схемных решений и характеристик. Регистры
сдвига,    помимо     операции    хранения,    осуществляют     преобразование
последовательного двоичного кода в параллельный, а параллельного – в
последовательный, выполняют арифметические и логические операции, служат в
качестве элементов временной задержки. Своим названием они обязаны
характерной для этих устройств операции сдвига. С приходом каждого тактового
импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в
соседний разряд без изменения порядка следования единиц и нулей. При сдвиге
информации вправо после каждого тактового импульса бит из более старшего
разряда сдвигается в младший, а при сдвиге влево – наоборот.
      На отечественных схемах символом регистра служат буквы RG. Для
регистров сдвига указывается также направление сдвига: > – вправо; < – влево;
<-> – реверсивный (двунаправленный).

     3.6.2 Контрольные вопросы и задания

     3.6.2.1 Что такое регистр, какие функции он может выполнять?
     3.6.2.2 Назовите типы регистров и их возможные применения.
     3.6.2.3 Исследовать работу нескольких регистров имеющихся в библиотеке.
     3.6.2.4 Синтезировать параллельный 8-разрядный регистр.
                                                                             29


      3.6.2.5 Синтезировать последовательный 4-разрядный регистр на RS триг-
герах.
      3.6.2.6 Синтезировать параллельно последовательный 4-разрядный регистр
на JK триггерах.
      3.6.2.7 Синтезировать реверсивный 4-разрядный регистр сдвига на D триг-
герах.
      3.6.2.8 Для всех регистров предусмотреть вход сброса.




30



    
Яндекс цитирования Яндекс.Метрика